(B) 日本国特許庁 (JP)

00特許出願公開

⑩公開特許公報(A)

昭59—172180

Mint. Cl.3 G 11 B 19/24

#G 05 D 13/62

H 02 P

5/00

識別記号 庁内整理番号

8322-5D 7315-5H 7740-5H 砂公開 昭和59年(1984)9月28日

発明の数 1 審査請求 未請求

(全 7 頁)

砂記録ディスクの記録トラツク線速度検出装置

オニア株式会社所沢工場内

20特

៦

顧 昭58-46919

願 昭58(1983)3月19日

23出

2.7

⑫発 明 者 横川文彦

所沢市花園 4 丁目2610番地バイ

の出 願 人 パイオニア株式会社

東京都目黒区目黒1丁目4番1

号

砂代 理 人 弁理士 藤村元彦

外1名

紬

1. 発明の名称

記録ディスクの記録トラック設定度校出装置

2 特許請求の額用

最大間隔の反転が2回速続する同期信号と復調 用クロック信号とを含有するよりなディングル配 録方式で記録された記録ディスクの記録トラック 静運度検出装置であって、前記復調用クロック信 号のN倍(Nは整数値)の周波数を有する基準ク ロック信号を発生する手段と、銃取られた信号の 立上り及び立下りエッツを検出して前記基準クロ ック信号に同期したエッジペルスを発生する手段 と、前記エッジパルスを入力とし前記基準クロッ ク倡号によりシフト動作ををすシフトレジスタと を有し、前記シフトレジスナの段数を、前記記録 トラック顔速度が正規のときの前記同期信号の発 生期間内に生ずべき前記基準クロック信号の数よ り大なる数の段数に設定しておき、とのシフトレ ジスタの各段の出力内容に応じて記録トラック線 速度を検出するようにしてなる装備。

3. 発明の詳細な説明

本発明は記録ディスクの記録トラック鏡派度検 出装盤に関し、特にディジタル情報がCLV(定線 速度)記録方式により記録された記録ディスクの 記録トラック解速度検出装攬に関する。

近年オーディオ信号等のアナログ情報をPCM (ペルス符号変調)化して1又は0のディジタル 信号形式で記録媒体に記録する技術が研究され実 用化されている。この場合、ディジタル信号の復 調を容易にするためにいわゆるセルフクロッキン グ可能な変調方式により、またより高密度記録を をすべく回転角速度 - 定方式ではなく、すべての 記録トラックの線速度を一定とした定線速度 (CLV)方式にて記録されることが多い。かかる CLVディスクの再生に当っては、定額速度となる よりにディスクの回転を制御する必要があり、そ のために再生信号から所定周波数の再生クロック 情報を抽出してとのクロック信号を元にして一定 関隔をもって挿入記録されたフレームシンク信号

-419--

- 2 -

科問959-172180(2)

を検出し、とのフレームシンク信号に基づいてス ピンドルサーギを行っている。

との変調方式の一例としてEFM(Eight to Fourteen Modulation)方式がある。との方式では、1フレームは例をは588ピットからなり、アータ信号はEFM方式で8ピット切に所定変換表(図示せず)に従ってIfピットに変換されるピットの調整ピットが付加されて17ピットを一単位とし、1のときは論理Hレベルから論理Lレベルへの反転又はその逆の反転があり、0のときは反転がないよりに、すなわちNRAIの形で記録される。

各フレームの冒頭には、第1ビットが1、第2ビット乃至第11ビットが0、第12ビットが1、第13ビットが乃至第22ビットが0、第23ビットが1となるようにフレームシンク信号が配録されている。このフレームシンク信号を基準として588ビットの所定位置に制御信号が配される。そして全体を通じて、1と1との間には2個以上10個以下の10が配置されるように信号処理がなされる。すなわち、信号レベルの最小反転間隔は3T(Tは

必要があるために、集積回路化に著しい不利を及 (ですと共に、時定数の経時変化や品度変化等によ り宿頼性が劣化する欠点がある。

- 8 -

従って、本党男はコンデンサを用いることなく 集積化が容易でかつ信頼性の高い記録ディスクの 記録トラック静速度検出装置を提供することを目 的としている。

ピットセルの長さ)、最大反転間隔は11 T とされる。そして、フレームシンク信号以外の部分では 最大反転間飛が2回以上連続しないようになって おり、フレームンンク信号パクーンはこの最大反 転間隔が2回連続するようになされている。

かかるアイソタル信号を有する記録ディスクの回転制御をなすには、記録トラックの静速度を換出する必要があるが、そのために例えばマームシンク信号である最大反転開降を換出してこの間隔に対応した連度検出にそれば、再生BFM信号の立上がある。 更に具体的に述べれば、再生BFM信号の立上を発生させ、とのエッジパルスを開開したエッジパルスを発生させ、との類似により略一定類斜によって、との類似情号をリセットさせるようにし、との傾斜状信号のピークレベルをピークホールド処理してるる。

かかる方法では、傾斜状信号発生及びサンプル ホールド等の信号処理回路にコンデンサを用いる

する。

以下に、本発明を図面を用いて説明する。

期1四、第3回及び第4副は本発明の実施例回路図である。先ず第1回を参照するに、図示せぬピックアップにより説取られたEFM信号(B)は、PLL(フェイズロックドループ)回路1に入力されて当該信号(B)中に含まれている復調用のセルフクロック(マスタクロック)が抽出されて図示せぬ復調部へ送出される。当該EFM信号(B)はDFF(ディレイドフリップフロップ)2のデータ入力となり、このDFF2のQ出力(C)はDFF3のアータ入力となっている。DFF2及び3の各Q出力(C)及び(D)はエクスクルーンプォアゲート4の2入力となっている。

一方、 クロック信号発生器 5 が設けられており、 復調用のマスククロックの協放数  $f(\frac{1}{\Lambda_T})$  の 2 倍 の局放数 2 f を有する基準クロック信号 (A)が発生 される。この基準クロック信号 (A)K より DFF 2 及び 3 が動作すると共に、47 段からなるシフトレ ソスタ 6 のンフト動作がこのクロック信号 (A)K  $\boldsymbol{\sigma}$ 

特際昭59-172180(3)

より割削されるようになっている。 とのシフトレシスク6 はかート 4 の出力 (E)を入力としており、 とのシフトレジスク6 によりフレームシンクパタ ーン長を検知するのである。

ことで、正規線退度時のシンクパクーン長は
11 T+11 T=22 Tであり、シフトレジスタ6のシフトクロックパルス(A)の周期は不倒では T/2 であるから、正規シンクパターン長22 Tをこのシフトレジスタ6 ドより検出するには最低44 傷の段数を必要とする(正規シンクパクーン発生期間22 T内に生ずべきシフトクロックパルスの数に相当する)。正規線速度よりも実際の速度が遅くなって22 Tが23.5 Tまで仲長した場合をも検出可能とすると、44段の他に更に3段の追加を必要とする。そとで、シフトレジスク6の段数として上述の如く47段に設定しているのである。尚、シフトレジスタ6の中央(Xで示す)を境にして、右側23段を左端から膨次1~23とし、また左側24段を右端から膨次1~24として示している。

第2図は第1図の回路の動作クイミングチャー

「-23」であり、他の段のQ出力はすべて"0"と なっている。

- 7 -

・ 検速度が選くなってシンクパクーンが21TK圧縮されると、シフトレジスタ6の名数の内容は変化して、投「21」、「-)」及び「-22」のQ出力のみが"1"となり他はすべて"0"となる。次に、模選度が遅くなってシンクパクーンが23TK仲長されると、シフトレジスタの設「23」、「-1」及び「-24」のQ出力のみが"1"となり他はすべて"0"となる。

この様に、酸速度に応じてシフトレジスタもの 内容が変化することになるから、このレジスタの 内容を判別することにより鍛速度検出が可能とた ることが利る。第3回はかかる事実に発みて、シ フトレジスタもの内容を利別する論理回路の1例 を示す図である。

先ず、第3图(A)はシンクパターン長が21T に 圧励された場合を検出する回路であり、アンドゲ ート7には、シフトレジスタ6の段「1」~「20」 の名気出力と、段「21」のQ出力とが供給されて トであり、図 (A)~(E)は割1 図の回路の名部係 号 (A)~(E)の信号皮形を夫々対正して示し、図 (F)はシフトレノスタ6 の各段のQ 、夏出力状態を夫々示している。図 (A)に示す基準となるシアトクロックパルスに対し再生 BFM信号の正規憩速 健時のシンクパターンが図 (B)の如くであるとする。DFF2及び3の各Q出力は図 (C)及び (D)の 様になって夫々シフトクロックパルス(同期したシンクパターン液形とたり、DFF3のQ出力 (D) は DFF2のQ出力 (C)に対し1 シフトクロックパルス (T/2) だけ遅延したものとなっている。

両Q出力を2入力とするエクスクルーシブオフ
ゲート4の出力は図(E)の如くなり、説取られた
フレームシンクの立上り及び立下りエッツを検出
してシフトクロックパルスに回開した T/2 の幅を有
するエッツパルス(E)が得られるのである。その
結果、このシンクパターンをすべてシフトレンス
ク6へ取り込んだ時の各段の内容は図(F)に示す
砂になっている。例えば、各段のQ出力をみれば
"1"となっている段は「22」,「-1」及び

- H -

いる。またアンドゲート8代は、シフトレジスタ 6の段「-2」~「-2!」の豆出力と、段「-1」、 「-22」のQ出力とが供給されている。両アンド ゲート7、8の出力がアンドゲート9の入力とさ れこのゲート9の出力が捻出出力Fとなっている。 とうすることにより、シングパターン長が2!Tになった時のみ2つのゲート7、8の出力は論理"!" となり、ゲート9の出力Fに"!"が生ずることに

第3四(B)ロンンクパターン長が21.5TK圧縮された場合を検出する回路であり、アンドゲート10~12と13~15との2月からなっている。アンドゲート10ロシフトレジスタの段「1」~「21」の Q出力と、段「22」のQ出力とを入力とし、ゲート11ロ段「-2」~「-21」のQ出力とを入力とし、両ゲート10、11の出力が2入力アンドゲート12の入力とされている。とのゲート10~12の規修より第2図(B)のシンクパターンの左側の最大反転間限(11T)のみが10.5TK圧縮された場合が検出可能

-421-

-10-

特問昭59-172180(4)

となる。

フンドゲート13はシフトレジスクの段「1」~「20」の夏出力と、段「21」のQ出力とを入力とし、ゲート14は段「~2」~「~22」の夏出力と、段「~1」、「~23」のQ出力とを入力とし、両ゲート13、14の出力が2入力ブンドゲート15の入力とされている。とのゲート13~15の組により第2図(B)のシンクパターンの右側の最大反転間隔のみが10.5Tに圧縮された場合が検出可能となる。

そこで、両アンドゲート12及び15の出力をオア ゲート16の入力として、このゲート16の出力 G K 論理\*1\*が現われた時にシンクパターン長が 21.5 Tとなったことが検出されることになる。

第3図(C)はシンタパターン長が22Tの正規線速度時を検出するものであり、ゲート17の入力にはシフトレジスタの投「1」~「21」の各Q出力がまた段「22」のQ出力が夫々印加されており、ゲート18の入力にはシフトレジスタの段「-2」~「-22」のQ出力がまた段「-1」、「-23」のQ出力が夫々印加されている。そして、両ゲート

-11-

の超により第2回(B)のシンクペターンの右側最大反転間無のみが11.5mに伸長した場合が検出可能となる。

そこで、両ゲート22、25の出力をオアゲート26の入力として、このゲート26の出力 I に論理 "1" が現われた時にシンクペターン長が 22.5Tとなったことが検出されることになる。

が3 図(E)はシシクパターン長が23Tに伸長した 場合の検出回路を示し、アンドゲート27にはシフ トレリスタの段「1」~「22」の夏出力と数「23」 のQ出力とが印加され、アンドゲート28にはシフ トレリスタの段「-2」~「-23」のQ出力と段 「-1」、「-24」のQ出力とが印加され、両ゲート27、28の出力がアンドゲート29の入力となる。 このゲート29の出力よにより23Tのシンクパターン 長の検出が可能となることが判る。この出力よに 論理。1、が現われた時に23Tとなっているのである。

煎4図は第3図の各検出出力ド〜Jをラッケして D/A (ディツタルアナログ)実換するための回路倒である。名検出出力ド〜Jをセット入力とし

17、13の各的力がアンドゲート19の入力とされ、 その出力日が22T検出出力となり、論理"1"が現われた時22Tであることが利る。

期3 図(D) はシンクパクーン接が22.5Tに伸長された場合を検出する回路であり、アンドゲート20~22と23~25との2 用からなる。ゲート20 にはシフトレジスタの段「1」~「21」の Q 出力と段 | 22」のQ 出力とが印加され、ゲート21 には「~2」~「-23」の Q 出力と 段「-1」、「-24」のQ 出力とが印加され、両ゲート20、21の比力はアンドゲート22の入力となっている。このゲート20~22の頃により第2図(B)のシンクパターンの左側の最大反転間隔のみが11.5Tに伸長した場合が検出可能となる。

フンドゲート23にはシフトレジスをの段「1」~ 「22」の豆出力と段「23」のQ出力とが印加され、ゲート24にはシフトレジスをの段「-2」~ 「-22」の豆出力と段「-1」、「-23」のQ出力とが印加され、阿ゲート23、24の出力はアンドゲート25の入力となっている。このゲート23~25

-12-

てこれらを夫々クッチするドド(フリップフロップ)
30~34が設けられている。名検出出力ド~よを入
力とするオアゲート35のゲート出力が遅延器36、
37を介して名ドド30~34のリセット信号として用い
られている。各ドド30~34のラッチ出力と遅延器37
の出力とを2入力とするアンドゲート38~42が設けられてかり、これらゲート38~42の各出力が
ドド43~47の各セット入力とされている。これら各
ドド43~47の各リセット信号としてオアゲート48~
52の各出力が用いられており、これら各オアゲート48~52の入力にはドド43~47の各セット入力のう
ちそのオアゲートと関連するドド以外のセット入力
が供給されるようになっている。

各FF43~47のラッチ出力によりスイッチ53~57 のオンオフが制御されるが、スイッチ53のオン制 御によりRの値の抵抗に電魔が吸れ、スイッチ54 ~57の各オン制御により 2R,3R,4R,5 Rの値の 各抵抗に犬々電魔が旋れるよう構成されている。 との電流が LPF58を介して検出出力 K となってい

持爾昭59-172180(6)

図えば、正規模型度の場合検出信号HKのみ論理"1"が現われるから、FP 32 はセットされ他のPF は基議高36、37により定まる一定時間後にすべてリセットされる。 遅延器36により定まる一定時間後に(FF 32~34のセット遅れを稍假する時間後に)、ゲート38~42が開となるがFF 32の出力のみが"1"であるから、ゲート40の出力のみ"1"が現われることになる。その結果、FF 45がセットされ他のFF はすべてリセットされる。このFF 45のセット出力によりスイッチ54がオンとなり、 3 Rの値の抵抗にこの 3 Rに比例した電流が流れる。よって、LPF 58の出力ににはこの電流値に比例したすナログ電圧が発生される。よって、点線で示す部分が D/A 変換器となっている。

第5図はシンクパターン長すなわち線速度とアナログ出力Kとの関係を示す図であり、本例では、21T~23T の間のシンクパターン長変動が検出自任となることが利る。

尚、シフトレジスタ6の段数を更に増大すれば、 23T以上のシングパターン長の伸長すなわちより遅

-15-

6…シフトレジスタ

出 願 人 イイォニア株式会社 代 理 人 弁理士 藤 村 元 彦 (ク) 1 ~ 2) 速度の検出が可能となる。また、シフトクロック パルスの母故数 NfのNの値をより大とすれば、 0.5T 以上の間隔でより詳細な静速度変化が検出 できる。

とのように本発明によれば、ディッタル的に記録ディスクのトラック経速度を校出するものであるととから、ロッック回路のみを用いて構成されるので集積回路化が容易でありかつ高信頼性を有することになる。

4. 図面の簡単な説明 ・

第1 図は本発明の実施例の回路図、第2 図は第1 図の回路の動作タイミングチャート、第3 図及び第4 図は第1 図の回路のシフトレジスタの内容を検出して線速度に比例したアナログ出力を得る回路例を示す図、第5 図は本発明の回路の入出力特性図である。

主要部分の符号の説明

2 , 3 ··· DFF


4…エクスクルーツアオアゲート

5…基準クロック信号発生器


-16-

特局昭59-172180(6)

## 第1 🛛



## 第2团



特問459-172180(ア)

